




☐ Include

MicroPatent® PatSearch FullText: Record 1 of 1

Search scope: US Granted US Applications EP-A JP; Full patent spec.

Years: 2001-2003

Patent/Publication No.: JP2001044974



Order This Patent Family Lookup Find Similar Legal Status

Go to first matching text

JP2001044974 A STANDBY SYSTEM EXTRACTION CLOCK SELECTING CIRCUIT TOYO COMMUN EQUIP CO LTD Inventor(s):OYAMA KENJI

Application No. 11214478 JP11214478 JP, Filed 19990729,A1 Published 20010216 Published 20010216

Abstract PROBLEM TO BE SOLVED: To make the selection priority of a preliminary transmission line interface panel having a cut back operation the lowest when selecting an extraction reference clock signal.

SOLUTION: This device consists of the 1st to N-th transmission line interface panels 11 and 12 which respectively house transmission lines from #1 to #N lines and extract a clock signal from received data, a clock distribution panel 13 generating an intra-clock signal and a transmission line interface panel 14 to be a preliminary package. Further, the transmission line interface panels are provided with a clock extraction circuit 5, an extraction reference clock generation circuit 6, a clock control circuit 7 and a state signal detection circuit 15. The panel 13 is provided with an

active system state monitoring circuit 16, an enable circuit 17, a clock disconnection detection circuit 18, a clock selection circuit 19 and a phase synchronous oscillator 10.

Int'l Class: H04L00700; H04L00122 H04L00702

Patents Citing this On: No US, EP, or WO patents/search reports have cited this patent. MicroPatent Ref r nce

Number: 000044955

COPYRIGHT: (C) 2001JPO





For further information, please contact:

<u>Technical Support | Billing | Sales | General Information</u>

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-44974 (P2001-44974A)

(43)公開日 平成13年2月16日(2001.2.16)

(51) Int.Cl.7		識別記号	FΙ		Ī	~7J~h*(参考)
H04L	7/00		H04L	7/00	Н	5 K O 1 4
					Z	5 K O 4 7
	1/22			1/22		
	7/02			7/02	Z	
						- (4 - 70)

審査請求 未請求 請求項の数2 OL (全 6 頁)

(21)出願番号

特願平11-214478

(22)出願日

平成11年7月29日(1999.7.29)

(71)出願人 000003104

東洋通信機株式会社

神奈川県高座郡寒川町小谷2丁目1番1号

(72)発明者 尾山 健二

神奈川県高座郡寒川町小谷二丁目1番1号

東洋通信機株式会社内

Fターム(参考) 5K014 AA01 FA01

5K047 GG07 GG08 GG43 KK05 KK18


MM49

(54) 【発明の名称】 予備系抽出クロック選択回路

(57)【要約】

【課題】抽出基準クロック信号の選択時に、切り戻し動作のある予備の伝送路インターフェース盤の選択優先順位を最下位とする予備系抽出クロック選択回路を提供することを目的とする。

【解決手段】#1から#N回線までの伝送路を夫々収容し受信データからクロック信号を抽出する第一の伝送路インターフェース盤11から第Nの伝送路インターフェース盤12と、装置内クロック信号を生成するクロック分配盤13と、予備パッケージとなる伝送路インターフェース盤14とにより構成する。更に、伝送路インターフェース盤については、クロック抽出回路5と、抽出基準クロック生成回路6と、クロック制御回路7と、状態信号検出回路15とを備えている。クロック分配盤13は、現用系状態監視回路16と、イネーブル回路17と、クロック断検出回路18と、クロック選択回路19と、位相同期発振器10とを備えている。



【特許請求の範囲】

【請求項1】 伝送路より入力した受信データからクロック信号を抽出し抽出基準クロック信号生成機能を備えた複数の現用系インターフェース回路ならびに少なくとも一つの予備系インターフェース回路と、前記複数の現用系インターフェース回路から出力される抽出基準クロック信号の信号断監視を行い一つの基準クロック信号を定められた手順により選択するクロック断検出及びクロック選択機能と前記選択した基準クロック信号を用い複数の装置内クロック信号を生成する位相同期発振機能とを備えたクロック分配回路において、

前記複数の現用系インターフェース回路が出力する運用 状態検出信号を監視して現用系インターフェース回路の 運用数が残り一つとなったことを検出する現用系状態監 視機能と、

前記予備系インターフェース回路が出力する抽出基準クロック信号の有効及び無効を制御するイネーブル機能とを設け、

現用系インタフェース回路が全て障害となった時のみ前記予備系インターフェース回路の抽出基準クロック信号を選択したことを特徴とする予備系抽出クロック選択回路。

【請求項2】 伝送路を介して受信した受信データからクロック信号を抽出するクロック抽出回路と、該抽出されたクロック信号に基づきクロック信号を生成する抽出基準クロック生成回路と、該抽出基準クロック生成回路出力を制御するクロック制御回路と、伝送路インターフェース盤の運用状態を検出する状態信号検出回路とをそれぞれ備えた複数の現用系伝送路インターフェース盤と、

伝送路を介して受信した受信データからクロック信号を 抽出するクロック抽出回路と、該抽出されたクロック信 号に基づきクロック信号を生成する抽出基準クロック生 成回路と、該抽出基準クロック生成回路出力を制御する クロック制御回路とを備えた少なくとも一つの予備系伝 送路インターフェース盤と、

前記現用系伝送路インターフェース盤及び予備系伝送路インターフェース盤からのクロック信号を入力し、クロック信号の状態を検出するクロック断検出回路と、前記クロック信号のうち所定のクロック信号を選択するクロック選択回路と、クロック選択回路出力に基づきクロック信号を生成する位相同期発振器と、前記現用系伝送路インターフェース盤に設けた状態信号検出回路出力に基づき、予備系伝送路インターフェース盤から供給されるクロック信号を有効または無効とする現用系状態監視回路及びイネーブル回路とを備え、

現用系伝送路インターフェース盤出力の何れかが正常に動作している限り予備系伝送路インターフェース盤出力を無効とするように前記イネーブル回路を作動させたことを特徴とする予備系抽出クロック選択回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はディジタル通信網に 用いられる予備系抽出クロック選択回路に関し、特に伝 送装置等の同期方式を従属モードとしている時に、予備 系のクロック抽出回路を設け、障害発生時における現用 系及び予備系のクロック抽出回路の切替方法を決定する 予備系抽出クロック選択回路に関する。

[0002]

【従来の技術】ディジタル通信における網同期方式は、ディジタル通信網を構築する上で不可欠な技術である。その中で、従属同期方式は上位局から伝送された受信データからクロック信号を下位局にて抽出し、自局のクロック信号とする方式であって、一般的なクロック信号生成方式である。また、クロック信号は複数の上位局と接続した各伝送路から抽出し、抽出したクロック信号に優先順位を定め、所望の抽出クロック信号を基準クロック信号として選択し、装置内クロック信号を生成する。

【0003】図2に、従来の予備系抽出クロック選択回 路の構成図を示す。なお、同図はクロック信号の流れに 関する構成要素のみを示しており、#1から#N回線ま での伝送路を介して受信される受信データからクロック 信号の抽出を行っている。また、クロック信号抽出を行 っている伝送路インターフェース盤として、障害時に切 り替えて使用するための予備の伝送路インターフェース 盤を備えている。従来の予備系抽出クロック選択回路 は、#1回線伝送路からの受信データを入力し、該受信 データからクロック信号を抽出する第一伝送路インター フェース盤1と、該第一伝送路インターフェース盤1と 同様に#N回線伝送路の受信データからクロック信号を 抽出する第Nの伝送路インターフェース盤2と、予備パ ッケージ伝送路インターフェース盤4と、各伝送路イン ターフェース盤から供給されるクロック信号を入力する クロック分配盤3とにより構成する。

【0004】各伝送路インターフェース盤1、2及び4は、伝送路の受信データからクロック信号を抽出するクロック抽出回路5と、抽出基準クロック信号を生成する抽出基準クロック生成回路6と、抽出基準クロック信号を値える。一方、クロック分配盤3は、各伝送路インターフェース盤が出力する複数の抽出基準クロック信号を監視し、抽出基準クロック信号を定められた手順により選択運用するクロック断検出回路8と、クロック断検出回路8の制御により選択する抽出基準クロック信号を切り替えるクロック選択回路9と、選択した基準クロック信号を基に装置内において必要な複数の装置内クロック信号を生成する位相同期発振器10とを備えている。

【0005】上記のように構成した予備系抽出クロック 選択回路は、各伝送路(#1乃至#N)に対応して設け られている各伝送路インターフェース盤(第一伝送路イ ンターフェース盤1乃至第N伝送路インターフェース盤2)において、伝送されてきた受信データからパルスの繰り返し成分を抽出してクロック信号とし、更に抽出したクロック信号を分周して装置に必要な抽出基準クロック信号を生成してクロック分配盤3に出力する。また、各伝送路インターフェース盤から出力される抽出基準クロック信号はクロック分配盤3からの制御信号により、現在選択されて運用している基準クロック信号の位相に同期している。

【0006】クロック分配盤3においては、各伝送路インターフェース盤が出力する抽出基準クロック信号を監視し、その結果から定められた手順に従って基準クロック信号を選択する。選択した基準クロック信号は位相同期発振器10に入力し複数の装置内クロック信号を生成し、装置内に分配する。一方、現用系の伝送路インターフェース盤の出力に異常が生ずると、予備の伝送路インターフェース盤に切り換え、現用系の障害が復旧すると元に切り戻す。

[0007]

【発明が解決しようとする課題】しかしながら、従来の予備系抽出クロック選択回路においては次のような問題点が生じていた。すなわち、従来の基準クロック信号の選択方法として採用されている切り換え方式は、ラウンドロビン形式と呼ばれるもので、(N系統の現用+1系統の予備)の抽出基準クロック信号から運用に使用する抽出基準クロック信号を選択する場合、1系統→2系統→・・・→N系統→予備→1系統のように自己障害が発生する毎に現用系の抽出基準クロック信号抽出元系統を切換え、最後に予備系を選択した後に予備系の障害が生ずると再び1系統の抽出基準クロック信号に戻り、以降、前述のように選択動作を繰り返すものである。

【0008】例えば、現用系伝送路インターフェース盤 が全て正常に作動している時であって、かつ# N回線伝 送路に接続した伝送路インターフェース盤から抽出基準 クロック信号を選択している際に、該#N回線伝送路に 接続した伝送路インターフェース盤の出力に障害が発生 すると、#N回線伝送路がリレーにより予備系伝送路イ ンターフェース盤に接続するよう切り替わり、かつ、予 備系伝送路インターフェース盤からの抽出基準クロック 信号が選択される。したがって、予備系伝送路インター フェース盤から出力される抽出基準クロック信号が立ち 上がるまで所定の時間がかかり、正常に作動している他 の現用系回路に影響を与え、主信号にエラーを生じると いう問題点があった。本発明は、上述したような従来の 予備系抽出クロック選択回路の問題を解決するためにな されたものであって、抽出基準クロック信号の選択時 に、切り戻し動作のある予備の伝送路インターフェース 盤の選択優先順位を最下位とする予備系抽出クロック選 択回路を提供することを目的とする。

[0009]

【課題を解決するための手段】上記目的を達成するため に本発明に係る予備系抽出クロック選択回路の請求項1 記載の発明は、伝送路より入力した受信データからクロ ック信号を抽出し抽出基準クロック信号生成機能を備え た複数の現用系インターフェース回路ならびに少なくと も一つの予備系インターフェース回路と、前記複数のイ ンターフェース回路から出力される抽出基準クロック信 号の信号断監視を行い一つの基準クロック信号を定めら れた手順により選択するクロック断検出及びクロック選 択機能と前記選択した基準クロック信号を用い複数の装 置内クロック信号を生成する位相同期発振機能とを備え たクロック分配回路において、前記複数の現用系インタ ーフェース回路が出力する運用状態検出信号を監視して 現用系インターフェース回路の運用数が残り一つとなっ たことを検出する現用系状態監視機能と、前記予備系イ ンターフェース回路が出力する抽出基準クロック信号の 有効及び無効を制御するイネーブル機能とを設け、現用 系インタフェース回路が全て障害となった時のみ前記予 備系インターフェース回路の抽出基準クロック信号を選 択した。

【0010】本発明に係る予備系抽出クロック選択回路 の請求項2記載の発明は、伝送路を介して受信した受信 データからクロック信号を抽出するクロック抽出回路 と、該抽出されたクロック信号に基づきクロック信号を 生成する抽出基準クロック生成回路と、該抽出基準クロ ック生成回路出力を制御するクロック制御回路と、伝送 路インターフェース盤の運用状態を検出する状態信号検 出回路とをそれぞれ備えた複数の現用系伝送路インター フェース盤と、伝送路を介して受信した受信データから クロック信号を抽出するクロック抽出回路と、該抽出さ れたクロック信号に基づきクロック信号を生成する抽出 基準クロック生成回路と、該抽出基準クロック生成回路 出力を制御するクロック制御回路とを備えた少なくとも 一つの予備系伝送路インターフェース盤と、前記現用系 伝送路インターフェース盤及び予備系伝送路インターフ ェース盤からのクロック信号を入力し、クロック信号の 状態を検出するクロック断検出回路と、前記クロック信 号のうち所定のクロック信号を選択するクロック選択回 路と、クロック選択回路出力に基づきクロック信号を生 成する位相同期発振器と、前記現用系伝送路インターフ ェース盤に設けた状態信号検出回路出力に基づき、予備 系伝送路インターフェース盤から供給されるクロック信 号を有効または無効とする現用系状態監視回路及びイネ ーブル回路とを備え、現用系伝送路インターフェース盤 出力の何れかが正常に動作している限り予備系伝送路イ ンターフェース盤出力を無効とするように前記イネーブ ル回路を作動させた。

[0011]

【発明の実施の形態】以下、図示した実施例に基づいて 本発明を詳細に説明する。図 1 は、本発明による予備系 抽出クロック選択回路の一実施例を示す構成図であり、 クロック信号の流れに関する構成要素のみを示す。予備 系抽出クロック選択回路は伝送路#1から伝送路#Nま での各伝送路を介して送信された受信データからクロッ ク信号の抽出を行っており、クロック信号抽出を行って いる伝送路インターフェース盤については、障害時に切 り替えて使用するため、予備の伝送路インターフェース 盤を備えている。

【0012】本発明に係る予備系抽出クロック選択回路 は、#1伝送路からの受信データを入力し、該受信デー タからクロック信号を抽出する第一伝送路インターフェ ース盤11と、第一伝送路インターフェース盤と同様の 構成で#N伝送路からの受信データからクロック信号を 抽出する第N伝送路インターフェース盤12と、予備パ ッケージとなる伝送路インターフェース盤14と、各伝 送路インターフェース盤から供給されるクロック信号を 入力するクロック分配盤13とにより構成する。各伝送 路インターフェース盤11及び12は各伝送路の受信デ ータからクロック信号を抽出するクロック抽出回路 5 と、抽出基準クロック信号を生成する抽出基準クロック 生成回路6と、抽出基準クロック信号の位相を制御する クロック制御回路7と、現用系の伝送路インターフェー ス盤の運用状態を検出する状態信号検出回路 1 5 とを備 えている。

【0013】一方、クロック分配盤13は現用系の伝送路インターフェース盤の状態信号検出出力を入力し、予備の伝送路インターフェース盤14の抽出基準クロック信号の出力を制御する現用系状態監視回路16(現用系状態監視機能)と、予備の伝送路インターフェース盤14の抽出基準クロック信号の出力を有効/無効に切り替えるイネーブル回路17(イネーブル機能)と、各伝送路インターフェース盤が出力する抽出基準クロック信号を選択するクロック断検出回路18と、クロック断検出回路18の制御により抽出基準クロック信号を選択するクロック断検出回路18と、クロック断検出回路18の制御により抽出基準クロック信号を選択するクロック選択回路19と、選択した基準クロック信号を基に装置内において必要な複数の装置内クロック信号を生成する位相同期発振器10とを備えている。

【0014】このように構成した予備系抽出クロック選択回路において、各伝送路に対応して設けられている第一伝送路インターフェース盤11乃至第N伝送路インターフェース盤12の各クロック抽出回路5で伝送されてきた受信データからパルスの繰り返し成分を抽出してクロック信号とし、更に、抽出基準クロック生成回路6において前記抽出したクロック信号を分周して装置に必要な抽出基準クロック信号を生成しクロック分配盤13に出力する。また、クロック分配盤13にて選択されていない各伝送路インターフェース盤が出力する抽出基準クロック信号は、クロック分配盤13からの制御信号を受

け、クロック制御回路7により現在選択されて運用している基準クロック信号の位相に同期させている。各現用系の伝送路インターフェース盤には、各盤に運用状態を検出する状態信号検出回路15を備え、伝送路インターフェース盤の実装の有無と障害の有無とを示す信号を生成し、クロック分配盤13の現用系状態監視回路16に出力する。

【0015】クロック分配盤13においては、現用系状 態監視回路 1 6 により第一乃至第 N 伝送路インターフェ ース盤の運用状態信号を監視し、伝送路インターフェー ス盤の実装数と障害の有無の数を比較し、現用系として 運用している伝送路インターフェース盤の数が残り一パ ッケージか否かを監視する。そこで、現用系として運用 している伝送路インターフェース盤(#1乃至#N伝送 路インターフェース盤)の数が残り一パッケージとなる と、予備の伝送路インターフェース盤が出力する抽出基 準クロック信号を有効/無効に切り替えるイネーブル回 路17を制御し、予備系伝送路インターフェース盤14 より供給される抽出基準クロック信号を有効とする。従 って、現用系伝送路インターフェース盤出力に障害が生 じ、伝送路が予備系伝送路インターフェース盤に切り替 わっても、他の現用系伝送路インターフェース盤出力が 正常な限り予備系伝送路インターフェース盤からの抽出 基準クロック信号はクロック選択回路に供給されず、現 用系の伝送路インターフェース盤の運用数が残りーパッ ケージとなるまで無効である。

【0016】次に、クロック断検出回路18において、 第一乃至第Nの伝送路インターフェース盤11、12及 び予備の伝送路インターフェース盤14の各出力となる 抽出基準クロック信号を監視し、その結果から定められ た手順により基準クロック信号を生成するために必要な 抽出基準クロック信号を選択する。本実施例において は、定められた順序としてラウンドロビン形式を採用し ており、現用系の伝送路インターフェース盤の運用数が 残り一パッケージになるまでは、 $1 \rightarrow 2 \rightarrow \cdot \cdot \cdot \rightarrow N \rightarrow$ 1に示すように現用系の1番目の抽出基準クロック信号 から自己障害が発生する毎に2番、3番と順次抽出基準 クロック信号を選択し、現用系N番目の次は1番目に戻 り、予備の伝送路インターフェース盤が出力する抽出基 準クロック信号は選択されない。すなわち、現用系伝送 路インターフェース盤の何れかが正常に動作している限 り、伝送路の切り替えを伴う予備伝送路インターフェー ス盤からの抽出基準クロック信号は選択されない。

【0017】一方、現用系の伝送路インターフェース盤の運用数が残り一パッケージとなると、予備の伝送路インターフェース盤が出力する抽出基準クロック信号はイネーブル回路17の動作により有効となりクロック断検出回路18に入力されるため、有効な抽出基準クロック信号は現用系の1系統と予備系の1系統となる。従って、最後の現用系パッケージ(現用系伝送路インターフ

ェース盤)に障害が発生したときのみ伝送路の切り替えが伴う予備系伝送路インターフェース盤からの抽出基準クロック信号が選択されるので、当該抽出基準クロック信号が立ち上がるまでに所定の時間がかかっても、他の現用系伝送路インターフェース盤は全て障害が発生中のため他の現用系回路に影響を与えることがない。また、予備の伝送路インターフェース盤は、現用系の伝送路インターフェース盤の障害が復旧すると元に切り戻されるが、この時も復旧した現用系伝送路インターフェース盤以外の現用系パッケージは全て障害発生中であり、切り戻し時に発生する他の現用系回路への影響は問題とならない。

【0018】次に、本発明による予備系抽出クロック選択回路において、選択した抽出基準クロック信号に障害が発生し他の抽出基準クロック信号に選択移動する場合について詳しく説明する。前述のように、選択する抽出基準クロック信号の選択移動は、ラウンドロビン形式により決められた優先順位に従って行われるが、選択した抽出基準クロック信号の障害とは次のようなものである。障害には、クロック分配盤のクロック断検出回路により検出する伝送路インターフェース盤の障害による出力断、伝送路インターフェース盤の抜去、予備の伝送路インターフェース盤の切り戻し等と、実施例には図示してないが伝送路インターフェース盤、クロック分配盤インターフェース盤、クロック分配盤ででないが伝送路インターフェースと、クロック分配盤で使のパッケージ等とバス接続しているCPUパッケージにより、ソフトウェアによる処理を行って各パッケージの故障を検出ものがある。

【0019】ソフトウェア処理によるものとしては、受信クロック信号の同期はずれ、伝送路からの受信データ断、AIS警報、保守点検のための選択移動等が有り、これらの障害により選択している抽出基準クロック信号の選択移動が行われる時は、選択されていない他の全ての抽出基準クロック信号がクロック分配盤からの制御信号により、現在選択されて運用している装置内クロック信号の位相に同期させているため、主信号にエラーが発生することなく選択移動が行われる。一方、クロック断検出回路が検出する障害により選択している抽出基準クロック信号の選択移動が行われる時は、抽出基準クロック信号の信号断を検出してから選択先の抽出基準クロック信号を受信するまでに時間がかかり、その間抽出基準

クロック信号が失われるため主信号にエラーが発生する。

【0020】しかしながら、本発明にかかる抽出基準クロック信号の選択回路を用いることにより、現用系伝送路インターフェース盤出力の何れかが正常に作動している限り、伝送路の切り替えを伴う予備系伝送路インターフェース盤からの抽出基準クロック信号を選択しないので、他の現用系パッケージの主信号にエラーが生じることを防止することが可能となる。

[0021]

【発明の効果】本発明は上述したように抽出基準クロック信号の選択において、運用している現用系の伝送路インターフェース盤が最後の1パッケージとなるまで予備系の伝送路インターフェース盤の抽出基準クロック信号の選択を停止していることにより、予備の伝送路インターフェース盤の抽出基準クロック信号が選択される機会が少なくなり、予備の伝送路インターフェース盤から現用系の伝送路インターフェース盤への切り戻しに伴なう他の現用系回路に与える影響を最小限にとどめることが出来るので、伝送システムを運用する上で大きな効果を発揮する。

【図面の簡単な説明】

【図1】本発明による予備系抽出クロック選択回路の一 実施例を示す構成図である。


【図2】従来の予備系抽出クロック選択回路の構成図を示す。

【符号の説明】

1・・第一の伝送路インターフェース盤、2・・第Nの伝送路インターフェース盤、3・・クロック分配盤、4・・予備の伝送路インターフェース盤、

5・・クロック抽出回路、 6・・抽出基準クロッ ク生成回路、7・・クロック制御回路、 8・・クロ ック断検出回路、 9・・クロック選択回路、 1 O・・位相同期発振器、 11・・第一の伝送路イン ターフェース盤、 12・・第Nの伝送路インターフ ェース盤、 13・・クロック分配盤、 14 • • 予備の伝送路インターフェース盤、 15・・状態信 号検出回路、 16・・現用系状態監視回路、 1 7・・イネーブル回路、 18・・クロック断検出回 19・・クロック選択回路

[図1] [図2]



eneral Description

emphasis and equalization provide compensation for losses in low-cost cables up to 3m. The receiver recovers the clock and demultiplexes (1:2) the 2:5Gbps chan-The MAX3780 cable transceiver provides a bidirectional interface of four 2.5Gbps channels over fow-cost copper cable or external fiber-optic interface. The transmitter section accepts eight channels of input at 1.25Gbps. An integrated 4-bit FIFO allows retiming of the transmit data to a clean local reference clock. The channels are multiplexed (2:1) into four outputs operating at 2.5Gbps. Prenels into eight 1.25Gbps outputs. Fully integrated phase-locked loops and delay-locked loops recover clock and data from the serial data inputs.

The transceiver IC is available in a compact 100-pin TOFP package with exposed ground pad and consumes 2.2W.

Applications

Gigabit Ethernet Cable Backplane Concentration System Interconnects Using Low,-Cost Copper

System Interconnects Using Parallel Optics

MAX3780

Features 3m Link Distance with Low-Cost Copper Cable

1.25Gbps LVDS Synchronous Interface

10Gbps Aggregate Parallel Interface

System Loopback

Better than 10-16 BER Performance

Quad 1:2 Channel Deserialization

◆ Quad 2:1 Channel Serialization

◆ 2.5Gbps CML Serial Cable Interface

Selectable Cable Pre-Emphasis


PLL Lock Detect Signal

Fixed Receive Equalization

ordering information	PIN-PACKAGE	100 TOFP-EP*	
O'uneimig	TEMP. RANGE	0°C to +70°C	
	PART	MAX3780CCQ	

Exposed pad

Typical Operating Circuit



For pricing, delivery, and ordering information, please contact Maxim/Dallas Directl at 1-888-629-4642, or visit Maxim's website at www.maxim-lc.com. **MIXPY**

Maxim Integrated Products

Quad 2.5Gbps Cable Transceiver

Variation of

ABSOLUTE MAXIMUM RATINGS

-----10mA to +25mA CML Input Voltage......LVDS Input and Output Voltage.... (duration < 1 minute, +25°C)... **087EXAM**

...-0.5V to (VCC + 0.5V) ...-0.5V to +150°C ...-55C* to +100°C

Steeses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are atress ratings only, and functional operation to the obeing at these or any other conditions by operat three indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum talay conditions for extended perhods may after the object existed.

DC ELECTRICAL CHARACTERISTICS

VCc = +3.0V to +3.6V, LVDS differential load = 100Ω ±1%, CML differential load = 100Ω ±1%, TA = 0°C to +70°C, unless otherwise

noted. Typical values are at VCC = +3.5V and TA = +25°C.)	to and the	\ = +20^C.)		1	2	1
PANAMEIEN	STMBOL	CONDITIONS	Z		¥ E	2
Supply Voltage	ક્ર	Referenced to GND	30	33	3.6	>
Operating Ambient Temperature	ΤA		0	25	70	ပ္စ
Power Dissipation			1.6	2.2	3.3	×
Supply Current	သ		533	999	916	Æ
TTL INPUTS AND OUTPUTS						
TTL Input High Voltage	ΛiH		2.0			>
TTL Input Low Voltage	VIL				0.8	>
TTL Input High Current	ᆈ	VIH = 2.0V			-250	Ā
TTL Input Low Current	H.	۸ا⊏ ت ۸۵			-500	Ā
TTL Output High Voltage	МОН	Open collector, Pt.OAD = 10kΩ	2.4			>
TTL Output Low Voltage	VOL.	PLOAD = 10kn		İ	0.4	>
PECL INPUTS						
PECL Input High Voltage		Referenced to Vcc6	-1165		-880	ΛM
PECL Input Low Voltage		Referenced to Vcc6	-1810		-1475	٧w
PECL Input Current			-10		+10	μ
CML INPUTS (Note 1, Figure 5)						
Differential Input Voltage Range		Total differential signal required to achieve error rate	500		800	mVp-p
Single-Ended Input Voltage Range		Single-ended range of a differential input signal	, cc 0.5		Vcc +	>
Common-Mode Voltage		Inputs open or AC-coupled		S S S		>
Input Impedance	RIN	Differential	82	100	115	a
CML OUTPUTS (Note 1, Figure 4)						
Differential Output Voltage		Om channel, EQ1 = 1, EQ2 = 1	400	900	800	
(Measured at the End of the		0.5m channel, EQ1 = 1, EQ2 = 1		540		1
Channel)		1m channel, EQ1 = 1, EQ2 = 0		200		d-d A
(Note 3)		3m channel, EQ1 = 0, EQ2 = 1		400		

XXXX

DC ELECTRICAL CHARACTERISTICS (continued)

r		_	37	_	0														
	otherwi	UNITS	>	a		Ę	Λu	a	Υ'n		>	>	٦.	Λш	>	È	a	ΨΨ	ā
), unless	MAX		115		2000	200	115	-200		1,475		400	52	1.275	ধ্য	120	40	
	to +70%	TYP	Vcc - 0.3	9				100	-80								5		₽
	. TA = 0°C	MIN		88	•	0	150	88				0.925	250		1.125	:	80		S.
io i ico (confinaea)	$(VC_C = +3.0V$ to $+3.6V$, LVDS differential load $\approx 100\Omega$ ±1%, CML differential load $\approx 100\Omega$ ±1%, TA = 0°C to +70°C, unless otherwise noted. Typical values are at $VC_C = +3.3V$ and TA = +25°C.)	CONDITIONS				IVGPDI < 925mV	IVGPDI < 925mV		Vos = 1.2V, inputs tied together									Short to supply or ground	TRIEN = 0
	a.3V and T	SYMBOL		Rout		١٨	Nrol	Rin			МОН	VOL	Nool	ΔľVoDľ	Vos	ANosi	Rop		
DO EFECTIVICAL CHAPACIERIO IIVO (COIIIIINEG)	(VCC = +3.0V to +3.6V, LVDS differenced. Typical values are at VCC = +	PARAMETER	Output Common-Mode Voltage	Differential Output Impedance	LVDS INPUTS	Input Voltage Range	Differential Input Voltage	Differential Input Impedance	Input Common-Mode Current	LVDS OUTPUTS (Note 2)	Output High Voltage	Output Low Voltage	Differential Output Voltage	Change in Magnitude of Differential Output Voltage for Complementary States	Output Offset Voltage	Change in Magnitude of Output Offset Voltage for Complementary States	Differential Output Impedance	Short-Circuit Current	Impedance When Disabled

Note 1: CML differential signal amplitudes are specified as the total signal across the bad (V+ - V-).

Note 2: LVDS output signal amplitudes are specified according to IEEE 1596.3-1996.

Note 3: Differential output voltage is production tested for all EQ1 and EQ2 settings. Typical values are the differential peak-to-peak eye opening at the end of the cable

AC ELECTRICAL CHARACTERISTICS

(Voc = +3.0V to +3.6V, LVDS differential load = 1000 ±1%, CML differential load = 1000 ±1%. TA = 0° C to +70°C, REFCLK = 125MHz, unless otherwise noted. Typical values are at Voc = +3.3V and TA = +25°C.) (Note 4)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MIN TYP MAX UNITS	UNITS
TRANSMITTER PARAMETERS						
TCLK Frequency				625		MHz
Transmitter Latency		From TDAT to TX		4.5		ខ
LVDS INPUTS						
Accumulated Phase Error at TCLK		Relative to REFCLK		±0.8		SI.

ZXZZ

Quad 2.5Gbps Cable Transceiver

1 agreed

()

AC ELECTRICAL CHARACTERISTICS (continued) **087EXAM**

(VCc = +3.0V to +3.6V, LVDS differential load = 1000 ±1%, CML differential load = 1000 ±1%, TA = 0°C to +70°C, REFCLK = 125MHz, unless otherwise noted. Typical values are at Vcc = +3.3V and TA = +25°C.) (Note 4)

LZJMHZ, Uniess otnerwise noted. I	ypical values	ZOWAZ, UTIGSS OTNETWISE HOLDO. 1 ypical values are at VCC * +3.3V and IA = +25°C.) (Note 4)				
PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Setup Time	tsu	Figure 1	5			ឌ
Hold Time	3	Figure 1	ē			Sd
CML OUTPUTS						
Deterministic Jitter		(Note 5)		15	25	рsр-
Random Jitter		Wideband jitter with 01 pattem (Note 7)		22	99	d-d _S d
Edge Speed	դ դ	20% to 80%, measured at transmitter output, (EQ1 = 1, EQ2 = 1)			140	g
RECEIVER PARAMETERS						
Clock Frequency				625		MHz
PLL Lock Time		After valid data applied		525		ž
Receiver Latency		From RX to RDAT		4.3		SU.
Jitter Generation		(Note 7)		52	99	DSp-p
LYDS OUTPUTS						
Clock Duty-Cycle Distortion	ΤPW	Variation of 50% crossing from Ideal time	-32		+32	sd
Deterministic Jitter		Measured with K28.5 pattern at RDAT_ outputs		15	90	d-d _S d
Edge Speed	t, tr	20% to 80%		160	250	8
Clock-to-Data Delay	TCLK-0	Figure 2	568	400	532	sd
CML INPUTS						
High-Frequency Jitter Tolerance		(Note 6)	220	300		DSp-p
					1	

Note 4: AC characteristics are guaranteed by design and characterization.

Note 5: Deterministic [itter (DJ) and differential output signal measured with K28.5 at TX_ plns.

Note 6: High-frequency [itter comprised of 164psp-p of deterministic [itter, 1.6psp.ms random [itter, and the remaining as 5MHz sinu-

Note 7: Peak-to-peak random jitter is 16.4 x RMS jitter for a jitter probability of 10.16.




Figure 2. Definition of Clock-to-O Delay




Figure 1, LVDS Receiver Input Eye Mask


NXVN

Quad 2.5Gbps Cable Transceiver


(*)



Typical Operating Characteristics



Quad 2.5Gbps Cable Transceiver



Pin Descríption

087EXAM

MAX3780

2		
1, 12, 25, 26, 28, 31, 45, 50, 51, 55, 63, 71, 75, 76, 80, 100	GND	Supply Ground
2, 11, 24	VCC1	+3.3V Supply for Receiver, LVDS Data and Clock Outputs, and Digital Receiver Functions
3, 5, 7, 9, 13, 15, 17,	RDAT1+ to RDAT8+	Positive Parallel-Data Outputs, LVDS
4, 6, 8, 10, 14, 16, 18, 20	RDAT1- to RDAT8-	Negative Parallel-Data Outputs, LVDS
21	PCLK+	Positive 625MHz Recovered Clock, LVDS. Parallel-data outputs are clocked on both the rising and falling edge of the clock.
22	RCLK-	Negative 625MHz Recovered Clock, LVDS. Parallel-data outputs are clocked on both the rising and falling edge of the clock.
. 62	TRIEN	Three-State Enable, TTL Input. Setting TRIEN low forces the LVDS outputs into a high-impedance state and the LOCK pin to a logical '1'. CML outputs are not affected by TRIEN. Internally pulled high through 15kΩ.
27	rock	Lock Status Indicator, TL Output. This output goes high when the transmit PLL, receiver PLL, and receiver DLLs are in lock. Because this output is open-collector TLL, it requires an external 10kΩ pullup resistor to Vcc. The LOCK pins from multiple MAX3780s can be connected in parallel to form a single LOCK signal.
23	RXFIL	Receiver Loop Filter Connection. Connect a 0.1 µF capacitor between RXFIL and VCC2.
30	VCC2	+3.3V Supply for Receiver VCO, Analog Receiver Functions, and External Loop Filter Connection
32, 35, 38, 41, 44	VCC3	+3.3V Supply for CML Inputs
33, 36, 39, 42	RX4- to RX1-	Negative Serial Input, CML
34, 37, 40, 43	RX4+ to RX1+	Positive Serial Input, CML
46, 79, 99	9CC6	+3.3V Supply for LVDS Inputs, FIFO, Multiplexer, and PECL REFCLK Input
47	LOOPEN	Loopback Enable, TTL Input. Force low to enable system loopback. Internally pulled high through 15kth.
48	VCCTEMP	+3.3V Supply for TMPSENS. Connect to ground to disable the temperature-sensing circuit.
49	TMPSENS	Junction Temperature Sensor. Analog output corresponding to the junction temperature of the die. Leave open for normal use.
52	PTPIN	Reserved for Maxim Use. Connect to ground for normal operation.
53	E02.	Transmit Equalizer Control Input #2, TTL. Refer to Table 1 for setting transmitter precompensation. Internally pulled high.
54	E01	Transmit Equalizer Control Input #1, TTL. Refer to Table 1 for setting transmitter precompensation. Internally pulled high.
56, 59, 62, 64, 67, 70	VCC4	+3.3V Supply for CML Outputs

Z Z Z Z

Quad 2.5Gbps Cable Transceiver

i i Najaga

		Pin Description (continued)
NIG	NAME	FUNCTION
. 57, 60, 65, 68	TX4-to TX1-	Negative Serial Output, CML
58, 61, 66, 69	TX4+ to TX1+	Positive Serial Output, CML
72	RESET	Reset Input, TTL Connect low for >80ns to reset FIFO and receiver components. Internally pulled high through 15k0.
73	TXFIL	Transmitter Loop Filter Connection. Connect a 0.1 µF capacitor between TXFIL and VCC5.
74	SOON	+3.3V Supply for Transmitter VCO, Analog Transmitter Functions, and External Loop Filter Connection
11	REFCLK+	Positive Reference Clock Input, PECL
78	BEFCLK-	Negative Reference Clock Input, PECL
81	TCLK+	Positive Clock Input for Transmitter Input Data, LVDS
82	TCLK-	Negative Clock Input for Transmitter Input Data, LVDS
83, 85, 87, 89, 91, 93, 95, 97	TDAT1+ to TDAT8+	Positive Parallel Data Inputs, LVDS
84, 86, 88, 90, 92, 94, 96, 98	TDAT1-to TDAT8-	Negative Parallel Data Inputs, LVDS

Detailed Description

and four 1:2 demuxes to simplify backplane routing.
The serial transceiver interface can either be a fiber module or up to 3m of low-cost, twisted-pair copper cable. This bidirectional interface provides (pow-collage differential signaling (LVDS) interfaces at the 1.25Gbps parallel inputs and outputs. The serial data inputs and outputs utilize current-mode logic (CML) structures. An integrated PLL recovers the clock from the incoming serial data, as well as retimes the received data. The MAX3780 cable transceiver uses four 2:1 muxes

as equalization to allow high-speed transmission through up to 3m of copper cable while maintening a BER < 10°16. The compensation/equalization circuits are optimized for short cables, 0.5m cables, 1m cables, or 3m cables. TTL inputs are provided to select the The serial interface uses both precompensation as well amount of precompensation.

LVDS Inputs and Outputs

The MAX3780 parallel interface includes eight differential data inputs at 1.25Gbps, one half-rate differential clock input at 625M+z, eight differential data outputs at 1.25Gbps, and one half-rate differential clock output at 625M+z, and parallel inputs and outputs are LVDS compatible to minimize power dissipation, speed transition time, and improve noise immunity. The LVDS outputs

go into a high-impedance state when TRIEN is forced low. This simplifies system checks by allowing vectors to be forced on the LVDS outputs. The LVDS outputs also have short-circuit protection in case of shorts to VCC or GND.

PLL Clock Multiplier


The PLL clock multiplier uses the 1256Hz reference clock to synthesize 1.25GHz and 2.5GHz clocks used to synthesize 1.25GHz and 2.5GHz clocks used to synthenize the transmitter functions. The reference clock is also used to aid frequency acquisition in the receiver. The 125MHz input signal at REFCLK requires a duty cycle between 40% and 60%. To achieve proper jilter proframence and BER benchmarks, it is critical to use a high-quality, low-jitter reference clock. See the Reference Clock Requirements table for more information.

Bit-Interleaved Multiplexer/Demultiplexe

The MAX3780 uses bit interleaving to multiplex the parallel data and bit deinterleaving to demultiplex the serial data semission, the channel assignment of the parallel outputs is random for each serial channel; and output is a 50% chance that RDAT1 = TDAT1 and RDAT2 = TDAT2 and a 50% chance that RDAT1 = TDAT2 and RDAT2 = TDAT1. Because the MAX3780 does not perform channel assignment, other circuitry must handle this task.

シン マンマン

Quad 2.5Gbps Cable Transceiver



MAX3780

087EXAM

Quad 2.5Gbps Cable Transceiver

E. Carrier

Table 1. Setting the CML Output Precompensation

-			İ
RECOMMENDED CHANNEL	PRECOMPENSATION VALUE	EQ1	EQ2
Extended Range	30%	0	٥
3m Cable	20%	0	-
1m Cable	10%	1	0
0.5m Cable or Fiber Module	JIO	-	-

Figure 4. Simplified CML Output Structure

PLL Clock Recovery

The phase-locked loop recovers a synchronous clock signal from the incoming serial data on RX4. This recovered clock is then used to retime all four channels of incoming serial data before demultiplexing. Phase allginment on channels RX1, RX2, and RX3 is achieved all vaing delay-locked loops. The typical loop bandwith of the PLL clock recovery circuit is 1.5MHz.

Delay-Locked Loop (DLL) Phase Recovery The delay-locked loops in the RX1, RX2, and RX3 receive path are used to phase align the incoming data to the clock generated by the PLL. Because all serial channels originate from the same source and travel down the same cable, it is assumed that the low-frequency litter on channel 4 is common to all channels. This allows the PLL to maintain frequency/phase align-

ment, and the DLLs only serve as adjustable delay lines to allow for different channels to have different (static) phase relationships.

CML Outputs with Precompensation. The serial outputs of the MAX3780 (TX1-TX4) are CML compatible. These outputs offer the best combination of low power dissipation, performance, and external component count. AC-coupling capacitors should always be used to provide immunity to common-mode voltage mismatches. The CML output structure is

shown in Figure 4. For more information, refer to the applications note HFAN 01.0 Introduction to LVDS, PECL, and CML. Table 1 gives the amount of compen-

sation for different EQ1 and EQ2 settings.

The CML data outputs have adjustable precompensation to compensate for cable and PC board traces losses. The cable and PC board traces have skin-affect and dielectric losses that attenuate high frequencies more than low frequencies. The precompensation FIR filter does the inverse. It attenuates low frequencies and boosts high frequencies. If precompensation is chosen to match the channel attenuation, the data at the end of the cable will be equalized.

CML Inputs with Equalization The CML input structure, shown in Figure 5, provides low power dissipation and excellent performance. The CML inputs have integrated 500 termination resistors.

reducing the external component count required for interfacing.

The CML inputs of the MAX3780 (RX1-RX4) provide equalization to further compensate for cable losses. The equalization circuit will typically add about 2dB ol boost at 2GHz.

Lock Detection

The LOCK output indicates the state of both the transmitter and receiver PLLs. For lock detect to be asserted high, both the transmitter and receiver internal-lock indicators must be high for 394µs. The internal lock signals go high once frequency lock has been achieved. For LOCK to be asserted low, either the transmitter of receiver internal-lock indicators must be low for a minimum of 1053µs. LOCK will stay low for a minimum of 394µs. For the lock detector to function properly, there must be data transitions at the RX4 input and a valid relevence clock input. Note: The LOCK output is not an accurate indicator of signal presence at the receiver inputs. With no data input, the LOCK output is an be high, low, or toggling.

Figure 3. Functional Diagram

MIXIM

Figure 5. CML Input Structure




Figure 6. LOCK Output Structure

Approximately 10ms or longer after power-up, the RESET input should be asserted low. RESET must be held low for a minimum of lour-reference clock cycles for it to be properly asserted. RESET is used to reset the lock state, FIFO clock logic, and delay-lock loops. RESET Input

Temperature Sensor

provides supply voltage for the temperature sensor cir-cuit. The TMPSENS output is designed to output a volt-age proportional to the die junction temperature (1mV per Kelvin). The temperature of the die can be estimat-ed as: To aid in evaluation of thermal performance, a tempera-ture sensor is incorporated into the MAX3780. The temperature sensor may be powered on or off regardless of the state of the rest of the chip. The VCCTEMP pin

MAX3780

$$T(^{\circ}C) = V_{TEMPSENS}(mV) \times \frac{1^{\circ}C}{mV} - 273^{\circ}C$$

Applications Information

lematic, since even at high data rates, the testing time required to obtain statistically significant results becomes impractical. (For more information, refer to Digital transmission systems will always, given enough time, have errors. This is due to the random nature of high performance digital transmission systems, we often try to measure bit error ratios (BERs) of fewer than both voltage noise and timing noise, or jitter. In today's HFTA-05.0 Statistical Confidence Levels for Calculating Measuring such low error rates can prove to be prob error every 10,000,000,000 bits (BER<10-10) Error Probability.)

The MAX3780 serial interface operates at 2.5Gbps and is designed to operate with a BER better than 10⁻¹⁶ (1 a low BER. For this reason, we turn to mathematics to error every 10,000,000,000,000,000 bits). This will give, on average, one error every 46 days on each 2.5Gbps channel, It is practically impossible to directly test such ensure that this incredible BER is met.

The thermal noise in the MAX3780 serial channel is low (<1mVR_{MS} in the CML receiver). The dominant voltage noise in the serial channel is due to crosstalk. The due to clock nonidealities and data-dependant jitter. In this section, all calculations will be done in the time [11.2, Project 1230, Fibre Channel—Methodologies for remaining impairments are various types of timing jitter domain (similar to the draft technical report by ANSI ing jitter. The equation relating timing jitter to error rate is below: Jitter Specification) where timing jitter is applied directly and voltage noise is converted into an equivalent tim-

Quad 2.5Gbps Cable Transceiver

Table 2. Summary of Jitter Parameters Contributing to the BER Calculation **087EXAM**

		DETERMINISTIC	DETERMINISTIC COMPONENTS	RANDOM CC	RANDOM COMPONENTS
PARAMETER		TYPICAL (mulp-p)	WORST-CASE (mUIp-p)	TYPICAL (mUIRMS)	WORST-CASE (mUIRMS)
Reference Clock—Random				0.19	0.38
Reference Clock-Deterministic		2	10		
Transmitter—Random				3.25	10
Transmitter—Oscillator Pulling		8.75	23.75		
Transmitter—Supply Noise		5.5	7.5		
Transmitter—Output Stage		37.5	62.5		
Channel—Cable Losses		05	112.5		
Channel—Crosstalk		82	99		
Channel—Mismatched Load		12.5	. 25		
Receiver-VCO Phase Noise				3.75	10
Receiver-Input-Referred Noise				1.25	2.5
Receiver—Sampling Offset		187.5	387.5		
Receiver—Oscillator Pulling		7.5	15		
Receiver—Supply Noise		6.25	18.75		
	TOTALS =	345.5	718.5	5.12	14.37
		TYPICAL	WORST-CASE		
	ALPHA =	127.8	19.6		
	BER =	0~	5.7 × 10-23		

Deterministic jitter and receiver sampling offset effectively reduce the amount of time that the receiver can sample without error. Errors occur at a rate determined by α :

An $\alpha > 16.4$ corresponds to a BER < 10⁻¹⁶. Refer to Maxim applications note HFAN-4.0.2 Converting Between RMS and Peak-to-Peak Jitler at a Specified BER.

For a discussion of deterministic jitter and random jitter and the characteristics of each, refer to Maxim applications note HFAN-4.0.3 Jitter in Digital Communication Systems, Part 1.

nents used in the BER calculation for the MAX3780. Typical and worst-case numbers are presented. The Table 2 shows the deterministic and random compovorst-case estimate represents a BER with greater than

normalized to unity

6-sigma margin. Many of the worst-case components are uncorrelated variables that are taken to their individual 6-sigma limits.

In summary, the predicted worst-case BER = 10-20. A typical channel will operate error free.

receiver. Low-frequency jitter components are tracked by the receive PLL, and therefore contribute little to the phase error. High-frequency jitter components (beyond the loop bandwidth of the receiver) are not tracked by pared to the jitter tolerance of the receiver by translat-ing the components to equivalent phase error in the the receiver PLL and therefore directly translate to All transmitter and channel jitter components are comphase error. The phase error transfer function is essentially equivalent to the inverse of the jitter tolerance ver sus frequency with the high-frequency portior

Reference Clock—Random

gives 75IsnмS (0.19mUlnмS) typical and 150fsnмS (0.38mUlnмS) worst-case. maximum random jitter of 15psRMS for frequencies ence clock in the Reference Clock Requirements seclion. Translating this to the phase error of the receiver less than 5kHz is stated as a requirement for the refer-

A maximum deterministic jitter of 20psp-p for frequencies greater than SkHz is stated as a requirement for the reference clock in the Reference Clock Requirements transmitter and the high-pass phase error transfer of the receiver results in a bandpass transfer function. For is within the bandpass frequency range. The typical deterministic component is 2psp-p (5mUlp-p) and the worst-case entry is 4psp-p (10mUlp-p). Reference Clock—Deterministic section. Combining the low-pass jitter transfer of the design margin, it is assumed that this deterministic jitter

Transmitter—Random sured numbers are 1.3psRMS (3.3mUIRMS) and the VCO phase noise and is an AC parameter guaranteed in the AC Electrical Characteristics table. Typical mea-This is the random jitter that results from the transmitter worst-case specification is 4.0psRMS (10mUlRMS).

Transmitter—Deterministic

1) Oscillator Pulling

quency difference between the oscillators. Typical Operating Characteristic plot RX to TX VCO PULLING shows the typical transmitter jitter versus tors when running at small frequency differences will beat with each other at a rate equivalent to the frefrequency difference. When referred to the phase error transfer, the deterministic jitter is typically 3.5psp-p (8.75mUlp-p) and 9.5psp-p (23.75mUlp-p) The transmitter and receiver integrated LC oscillaworst-case.

2) Supply Noise

transfer of the receiver results in a band-pass characteristic. At the peak of this band pass, the typical transfer is 100is/mV and the worst-case transfer is 300is/mV. Making the worst-case assumption that all Noise on the power supply will modulate the transmit PLL output according to the typical transfer curve shown in the Typical Operating Characteristic plot TRANSMITTER POWER-SUPPLY REJECTION. Combining this transfer function with the phase error the supply noise is at this peak with a value of 10mV results in typically tpsp-p (2.5mUlp-p) and worstcase 3psp-p (7.5mUlp-p)

Output Stage

Finite bandwidth and pulse-width distortion in the serial transmitter can cause deterministic litter in the serial data stream. Characterization and simulation results tell us the deterministic jitter is typically 15psp.p (37.5mUlp-p) and 25psp.p (62.5mUlp-p) worst-case.

MAX3780

1) Cable Losses

Channel—Deterministic

and fixed receiver boost is used to reduce the cable-induced jitter. However, there will always be some uncompensated jitter due to the cable and PC borned trace losses. Characterization and simulation results tell us the deterministic jitter is typically 20psp-p (50mUlp-p) and 45psp-p (112.5mUlp-p) The frequency-dependent skin-effect and dielectric losses in the cable (and PC board traces) will cause interference). Adjustable transmit precompensation data-dependent jitter (also known as intersymbol worst-case.

2) Crosstalk

Characterization and simulation results tell us the deterministic jitter due to crosstalk is typically 11.2psp-p (28mUlp-p) and 22.4psp-p (56mUlp-p) This is a peak-to-peak voltage measurement which refers to 5% of the transmitter amplitude. The MAX3780 channel requirements allow for crosstalk of up to 5% to be present at the RX inputs. worst-case.

Mismatched Load Jitter

effects are more pronounced on short cables (less attenuation of the reflection) where timing margins for mistermination effects, we have allocated an additional fixed budget for jitter induced by reflections. Characterization and simulation results tell us the deterministic jitter due to load mismatch is typithat can, in turn, cause deterministic jitter. These are highest. While measurements already account cally 5psp-p (12.5mUlp-p) and 10psp-p (25mUlp-p) Incorrect impedances in PC board traces, connec tors, cables, and terminations can cause reflections worst-case

Receiver-Random VCO Phase Noise

measured numbers are 1.5psRMS (3.75mUlRMS) and VCO phase noise and is an AC parameter guaran-teed in the AC Electrical Characteristics table. Typical This is the random jitter that results from the receiver the worst-case specification is 4psRMS (10mUlRMS).

Quad 2.5Gbps Cable Transceiver

Salation,

Input-Referred Noise **087EXAM**

 O.5mVRMs. This will contribute <1psqws jitter. In the BER calculation, it is assumed the jitter is typical-ly 0.5psqms (1.25mUlqws) and 1psqms All electronic circuits generate random noise. The input-referred noise voltage of the CML RX inputs is (2.5mUIRMS) worst-case.

Receiver-Deterministic

Sampling Offset

The peak-to-peak sampling offset in the receiver is equal to 1UI minus the jitter tolerance minus the ranjitter portion will be assumed to be the typical measured value of 25psp.p (62.5mUlp.p). Using the numbers from the AC perameter electrical table, the typical sampling offset is calculated to be 187.5mUlp.p and the worst-case is 387.5mUlp.p.. ter is necessary since receiver VCO Phase Noise in Table 2 accounts for this. For simplicity, the random dom jitter of the receiver. Removal of the random jit-

Oscillator Pulling

tors, when running at small frequency differences, will bear with each other at rate equivalent to the frequency difference between the oscillators. Typical Operating Characteristic plot TX to RX VCO quency difference. Typically the receiver oscillator pulling jitter is 3psp-p (7.5mUlp-p) and worst-case is PULLING shows the typical receiver jitter versus fre-The transmitter and receiver integrated LC oscilla-6psp-p (15.0mUlp-p).

Supply Noise

curve shown in Typical Operating Characteristic plot RECEIVER POWER-SUPPLY REJECTION. Using a PLL sampling point according to the typical transfer typical transfer of 250fs/mV and a worst-case transfer of 750fs/mV with 10mV of supply noise results in 2.5psp-p (6.25mUlp-p) and 7.5psp-p (18.75mUlp-p) Noise on the power supply will modulate the receive respectively

Low∙Voltage Differential Signal (LVDS)

Inputs/Outputs

The MAX3780 has LVDS inputs and outputs for interfacing with high-speed digital circuitry. All LVDS inputs and outputs are compatible with the IEEE-1596.3 LVDS noise immunity. For proper operation, the parallel clock and data LVDS outputs (RCLK+, RCLK-, RDAT_+, RDAT_-) require 100 Ω differential DC terminations specification. This technology uses 250mV to 400mV differential low-voltage amplitudes to achieve fast transition times, minimize power dissipation, and improve between the inverting and noninverting outputs. Do not

terminate these outputs to ground. The parallel data LVDS inputs (TCLK+, TCLK-, TDAT_+, TDAT_-) are internally terminated with 100Ω differential input resistance and therefore do not require external termination.

The LVDS inputs must be biased for proper operation. DC-coupling LVDS outputs and inputs together provides sufficient biasing. When interfacing to laboratory test equipment, AC-coupling cannot be used. A signal source with DC offset must be used

Layout Techniques

For best performance, use good high-frequency layout techniques. Filter voltage supplies, keep ground connections short, and use multiple vias where possible. Use controlled-impedance 50th transmission lines to interface with the MAX3780 high-speed inputs and outputs.

Place power-supply decoupling as close to VCC as possible. To reduce feedthrough, take care to isolate the input signals from the output signals.

Exposed-Pad (EP) Package

tures that provide a very low thermal resistance path for heat removal from the IC. The pad is electrical ground on the MAX3780 and must be soldered to the circuit board for proper thermal and electrical performance. The exposed-pad 100-pin TOFP-EP incorporates fea-

ç

₹

Channel Requirements

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP MAX	MAX	UNITS
mpedance		Differential		100		a
		f = 1GHz, 3m channel	4.0	5.0	6.0	
Through Loss at 1GHz	(S12, S21)	(S12, S21) f = 1GHz, 1m channel	1.5	2.4	3.2	В
		f = 1GHz, 0.5m chamel	1.0	1.7	2.6	
Wideband Through Loss	(S12, S21)		See	See Figures 7-9	q.	
Return Loss at 1GHz	(S11, S22)				-12	gb B
Wideband Return Loss	(\$11, \$22)		See	See Figure 10	0	
Channel Crosstalk		% of signal at aggressor. Near-end and lar-end aggressors driven with 100ps (20% to 80%) edges. End of channel terminated with 1000.			5	*

Reference Clock Requirements


PARAMETER	SYMBOL	SNOLLIGNOO	MIN	Ϋ́	MIN TYP MAX	STINO
REFCLK Frequency				125		MHz
REFCLK Frequency Tolerance			٠ ١		+100	mdd
REFCLK Duty Cycle			8		8	36
		(and the second			240	d-dsd
		I < OKTZ (Jiter assuried Gaussian)			15	psRMS
REFCLK Jitter	_	 5kHz (jitter is assumed deterministic, caused by power-supply noise and buffer jitter) 			20	d-dgd

Parallel Fiber Module Requirements

PARAMETER	SYMBOL	CONDITIONS	N.	£	MIN TYP MAX	UNITS
Differential Input Impedance	Ris		8	5	120	a
Transmitter Input Sensitivity					300	d-d/m
Total Jitter Generation		Deterministic and random jitter, peak-to- peak, (DJ + 16.4 x RJRNS)			8	d-d _S d
Receiver Data Output Amplitude		Differential	98		800	d-d/m
Differential Output Impedance	Rout		8	8	120	ช
Channel-to-Channel Crosstalk					5	*


Quad 2.5Gbps Cable Transceiver

\$20,000°



087EXAM

Figure 7. 0.5m Channel Loss Mask



1m CHANNEL LOSS

Figure 8. 1.0m Channel Loss Mask




Figure 9. 3.0m Channel Loss Mask




Figure 10. Channel Input Return Loss Mask

Quad 2.5Gbps Cable Transceiver

East line

Pin Configuration +4-TAGT <u>e8</u> +2TAQT <u>19</u> ->TAQT <u>0</u>e TOP VIEW

100 END

10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 GND
10 -ETAGT 88 +ETAGT 18 -STAGT 88 +STAGT 88 -FTAGT 18

Package Information

A.B. DR D F. & & METATOR DIVINE, 1992, 14x14x120mm, 1717, 14x14x120mm, VIH CXPOSED PAD OPTION EVEN LEAD SIDES ODD LEAD SIDES CYPICON PER EXPOSED PAD SIZE 1.00 PEF. R. 0.08 MIN. BOTTON VIEW DEIAL 'B' 蠶囯 ** CAMPAGE STATES THE PRINTED -SEE DETAIL *8* O ... SIEIA-BODO SEE DETAIL 'A' TOP VIEW 0

087EXAM

MAX3780

MADCIM MAX3780 CABLE TRANSCEIVER

99 VCC | 2 PANT: 13 PANT: 13 PANT: 13 PANT: 13 PANT: 13 PANT: 13 PANT: 14 PANT: 15 PANT: 15 PANT: 15 PANT: 15 PANT: 15 PANT: 17 PANT: 16 PANT: 17 PANT: 17 PANT: 17 PANT: 18 P

Chip Information TRANSISTOR COUNT: 15,270 PROCESS: Bipolar

TQFP - EP"

EXPOSED PAD MUST BE CONNECTED TO GROUND

8

MAXIM

E History

 C_{\cdot}^{∞} .

Package Information (continued)

MAX3780

1. ALL DINENSIONING AND TOLERANGING CONFORM TO ASME Y14.5M-1994.

NOTES:

ASS A1 IS DEFINED AS THE DISTANCE FROM THE SEATING PLANE TO THE LOWEST POINT OF THE PACKAGE BODY. 14. EXPOSED DIE PAD SHALL BE COPLANAR WTH BOTTOM OF PACKAGE WITHIN CLOSMON. 15. WETAL AREA OF EXPOSED DE PAD SHALL BE MITHIN 0.30mm OF THE NOMINAL DE PAD SIZE.

AD DATUM PLANE [H] LOCATED AT MORD PARTING LINE AND CONCIDENT WITH LEAD, WHERE LEAD EXITS PLASTIC BODY AT BOTTOM OF PARTING LINE.

CAD DATUM (A-B) AND (D) TO BE DETERMINED AT CENTERLINE BETWEEN LEADS WHERE LEADS EXIS PLASTIC BOOT AT DATUM PLANE (H).

10 BE DETERMINED AT SEATING PLANE C.

AS DUENSORS DI AND EI DO NOI INCLUDE MOLD PROTRUSON IS 0.254mm ON 01 AND EI DIUENSONS.

6. "N" IS THE TOTAL NUMBER OF TERMINALS.

These dimensions to be determined at datum plane $\overline{(H)}$.

8. THE TOP OF PACKAGE IS SMALLER THAN THE BOTTOM OF PACKAGE BY 0.15mm.

A) QUENSONS & DOES NOT INCLUDE DAMBAR PROTRUSON.
ALLONAGE DAMBAR PROTRISCING SALL EE O GORM101AL IN EKCESS OF THE & DIRLINGON AT MAXIMUM
MATTERAL CONDITION! DAMBAR CANNOT BE LOCATED ON
THE LUMER RADIUS OF THE FOOT.

10. CONTROLLING DIMENSION: MILLIMETER

11. MAXIMUM ALLOWABLE DIE THICKNESS TO BE ASSEMBLED IN THIS PACKACE FAMILY IS 0.50mm.

12 THIS OUTUNE IS NOT YET LEDEC REGISTERED.

		_		_	_	_	_	_	_	3		_		_	_	_	$\overline{}$
بنج	S2	20			22		•	9,7	•	9'				•			
ON THE PACKA	זא אוררואבנכ		MAX.	1.20	0.13	1.05					0.75			0.27	0.23	0.08	90'0
T BE MARKED	ALL DIMENSIONS ARE IN MILLIMETERS		NO.	ş	ķ	1.00	16.00 BSC.	14.00 BSC.	16.00 BSC.	14.00 BSC.	09'0	100	0.50 BSC.	0.22	0.20	è	ş
COUNTRY OF ORIGIN MUST BE MARKED ON THE PACKAGE.	ALL DI		MIN.	ł	0.05	0.95					0.45			0.17	0.17	ą.	è
COUNTRY		241		•	₹	٧	0	ā	u	Ę	_	z	٠	٥	5	U	ppg
<u>≅</u>																	

Ź	1.00m	% A %
X	PACKAGE BUTLINE, 100, 10FP, 14×14×1.10Fm VITH EXPOSED PAD OPTION	21-0116
11/1	GE BUTLINE, 1881. 191 Exposed Pad Option	21
7	PACKAGE VITH EX	Profilers

Mavin causal assumo responsibility for use of any circuitry other than circuitry entirely embodied in a Maxim product. No circuit patent licenses are implied, Mavim reserves the right to change the circuitry and specifications without notice at any time.

Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7500

© 2001 Maxim Integrated Products

Printed USA

MAXIM is a registered trademark of Maxim Integrated Products.